### ⑩ 日本国特許庁(JP)

① 特許出願公開

### ◎公開特許公報(A) 平4-880

@Int. Cl. 5

庁内整理番号

❸公開 平成4年(1992)1月6日

H 04 N 5/335 H 01 L 27/146 E 8838-5C

8122-4M H 01 L 27/14 A 審査請求 未請求 請求項の数 1 (全14頁)

### GQ発明の名称 固体操像素子

②特 顧 平2-100639

識別記号

②出 頤 平2(1990)4月17日

⑥発 明 者 浜 崎 正 治 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内 の出 顧 人 ソニー 株式会社 東京都品川区北品川 6 丁目 7 番35号 の代 理 人 ・弁理士 松限 秀盛

# 明 細 晝

発明の名称 固体摄像素子 特許請求の範囲

複数の画素がマトリクス状に配列されてなる固 体摄像素子において、

上記期素は、受光素子と、その受光素子からの 信号電荷を増植する増幅手段と、行選収りセット スイッチ及び列選収りセットスイッチが直測収及が 列選収により、上記信号電荷をりセットスイッチが 列選収により、上記信号電荷をりセット をリト事及と、別選収により、上記信号電荷をリセット をした信号電荷を信号線に供給する列選収スイッチとを有すると共に、互いに開放する両面のう あ、一方の画形における上記リセット手段の列選 収りセットスイッチに対する列選収と、他方の画 素における上記列選収スイッチに対する列選収と、 を対していることを特徴とする国体機像素子。 発列の評価を記明

(産業上の利用分野)

本発明は、複数の画素がマトリクス状に配列さ

れてなる園体摄像素子に関し、特に各画素内において光信号電荷が増幅される内部増幅型の園体機 像素子に関する。

#### (発明の概要)

## 特開平4-880(2)

Vth等のばらつきに起因するオフセットを除去して、上起間定パターン雑音を低減化できるように すると共に、感度の向上並びに消費電力の低減化 をも図れるようにしたものである。

### (従来の技術)

福像乗子の高解像度化に伴い、各概素等に増植 機能を有した内部増植型の固体指揮子の研究が 行われており、このような技術については、例え ば「増模型団体指像素子AMI(Asplified NOS intelligent Imager)」、"テレビジョン学会誌" 1075~1082頁、Vol 41、No11、1987年にその記載 がある。

ここで、簡単な類様型固体排像素子の一例(所 関核成は、Xソアドレス方式とされ、素子以第14回 のに、Xソアドレス方式とされ、素子以第14回 に一部省略して示すようにマトリクス状に配列さ れた順度を有し、その各面業は受光素子(31)、重 直スイッチングトランジスタ(32)、指種用トラン ジスタ(33)及びリセット用のリセットトランジス ジスタ(33)及びリセット用のリセットトランジス タ(34)より情報されている。このマトリタス状に 起列された需素からなるイメージ部の同間には、 生まを変めの数 11 地面を重調 8(35)と、水平走金回の いっト用の第2 販直走金回路 (35)と、水平走金のための水平走金回路 (37)が設けられている。水平走金回路 (37) が設けられている。水平大学のカイン・オフを制御する国路であり、その水平スイッチングトランジスタ (38)は、ビデオライン と各垂直接号域の授続を制御するように設けられている。第 11 態度を要問 3(35)に、第2 態度走金回路 (35)に、また中代本学での重要である。第2 後に、それぞれ各行の重素で共通の制御が行なわれる。

第15回は、この素子の終み出しの際の終期回で あり、第13重直を表明局(35)によって収る行が選 訳されているものとすると、水平を実開局(37)か らの信号を日に応じて、水平スイッチングトラン ジスタ(38)がオン・オフし、順に信号を5が各ビ デオライン5と記載れる。

増幅型の固体操像素子としては、上記のAMI のほか、受光素子自身の増幅作用を利用したCM D (Charge Modulation Device) やSIT(Static Induction Transistor) などがある。

#### (発明が解決しようとする課題)

しかしながら、接来の増幅型面体指集業子にお ける共通の課題として間定パターン雑音がある。 この間定パターン雑音の発生質問としては、トラ ンジスタの製造プロセス途中でのゴミの付書、光 学マスタの不均一、マスタ合せ構度、露光条件な どの加工構度の不均一から起間する各画業態のト ランジスタにおけるがインむら、しきい練電社 Vthむら等がある。

このうち、ゲインむらについては、プロセス改 者で対応し、しきい様電圧Vはむらに関しては、 現在、外部メモリで対応している(1988年テレビ ジョン学会全国大会3-5 <sup>\*</sup>増幅型固定機像素子 AMIの図体パターンノイズ除ま方ボ・参照)。 の場合、フレームメモリが必要となるが、。 フレームメモリを1 画素-8 bit 構成とした場合、780(H) ×500(V) 画素のディスプレイでは180 ×500×8 = 3.1Mbit必要となる。また、1150(H) ×500(V) 画素のBDIY対応のディスプレイでは1150×500×8 = 4.8Mbit 必要となる。このように、外部メモリを使用する場合は、メモリ(例えばDRAM等)を付加する分からなっ、も前費電力も増加するという不配合かある。

そこで、外部ノモリ等を使用せずに固定パター ン雑音を低減化する方法として、第16図及び第18 図に示す増4整圏株構像業子(C)及び(D)が 撰案されている。商、第14図と対応するものにつ いては同符号を記す。

第16図で示す神様配類像業子(C)の各画素は 基本的には、第14図で示す各画素の構成とはば同 じであるが、2つの水平走室国路(41)及び(42)と 2つの垂直走室同路(43)及び(44)を有することで 異なると共に、リセット手段が2つのMOSトラ ジスタ(45)及び(46)を裏列に接続して構成され ることで異なる。各MOSトランジスタ(45)及び

## 特開平 4-880(3)

(46)は、夫々第2水平走査回路(42)及び第2垂直 走査同路(44)からの列選択リセット線(HR)及び行 選択リセット線(VR)によって夫々選択されるよう になされている。そして、この間体機像素子(C) において、固定パターン雑音の低減化を考慮した 場合の銃出しは、第17回に示すように、例えば n 行に係る画素の信号を各列毎に読出す走査を考え ると、まず、第1垂直走査回路(43)からの行選択 信号すVGのうち、n行に対する行選択線VG。のみ が "H" レベル (高レベル) とされる (第17図 A 参照)。また、第1水平走査回路(41)からの列選 択信号 ø HSは、水平スイッチングトランジスタ (38)を走査する信号であり、順に垂直信号線HS.a. HS..., HS..., … と選択されて行く (第17図 B 参照)。このように走査することで n 行の各画素 の信号が列順毎にビデオラインVLに出力される。 尚、第2垂直走査回路(44)からのリセット信号 ♦VRは、第17回Cに示すように、n行に関するり セット線VR。のみが"H"レベル(高レベル)と され、第2水平走査回路(42)からのリセット信号

一方、第18回で示す面体操像素子(D)の各画 業は、ゲート下版に形成されたフォトダイオード (31)からの光信号電雨によってゲート版下の表面 電位を変調させ、その表調に応じた増幅を行なう MOSトランジスタ(51)と、フォトトランジスタ

(31)の他端に接続され、2つのMOSトランジス タ(45)及び(46)が直列に接続されて構成されるり セット手段を有してなる。尚、MOSトランジス タ(51)のドレインには、電源電圧 Vddが供給され、 MOSトランジスタ(51)のゲート及びソースには 夫々第1垂直走査回路(43)からの行選択線(VG)及 び第1水平走査回路(41)からの垂直信号線(HS)が 接続される。また、フォトダイオード(31)とGN D間には容量(52)が形成され、この容量(52)とフ ォトダイオード(31)間のノードに上記りセット手 段が接続されるようになされる。また、リセット 手段を構成する2つのMOSトランジスタ(45)及 び(46)のうち、一方のMOSトランジスタ(45)に は、第2水平走査回路(42)からの列選択リセット 線(HR)が接続され、他方のMOSトランジスタ (46)には、第2垂直走査回路(44)からの行選択り セット線(VR)が接続される。そして、この固体機 像素子 (D) の場合においても、第17図に示すよ うに、各信号を制御すれば、外部メモリ等を使用 サギに固定パターン雑音を低減化させることがで

#### ŧ۵.

ところが、第16回及び第18回に示す圏体指像第 そい)及び(D)は、複数の資素をマトリタス 状に配列して開放されるイメージ部の旧返づつ の定棄図器、即ち2つの水平走楽回路(41)及び (42)と、2つの産業走楽回路(43)及び(4)を有す ため、第子自体が大型化し、消費電力も増大化 すると共に、蓄寒の前口率を左右する配線の本数 も 4 本となり、感度が劣化するという不都合かあった。

本発列は、このような点に関う成されたもので、 その目的とするところは、外部ノモリ等を使用せ ずに関連パターン課者の磁域化を図ることができ ると共に、消費電力の低域化並びに感度の向上を 図ることができる関体措権業子を提供することに ある。

## 〔課題を解決するための手段〕

本発明は、複数の画素(I)がマトリクス状に配列 されてなる箇体摄像素子(A)において、画素(I)

## 特開平4-880(4)

を受光素子(D)と、その受光素子(D)からの 信号電荷を増幅する増幅手段(T,)と、行道駅 リセットスイッチ(T\*\*)及び列運駅リセットスイッチ(T\*\*)及び(T\*\*)に対する行選駅及び列運駅により、上記信号電荷をリセットするリセット再段(D)と、列減駅により、増幅手段(T\*\*)からの増幅された信号電荷を信号額(2\*\*)に開始する所名(D)と、方は、こいに開始する所書(D)に開始する所書(D)に開始する所書(D)に開始する所書(D)に対して、上のに開始する所書(D)に対して、上のに開始する所書(D)に対して、対して、対する列運駅(D)に対ける列運駅(D)に対する列運駅(D)に対する列運駅(D)に対する列運駅とが共用するように構成する。

#### (作用)

上述の本発明の構成によれば、信号線(ℓ。) を水平方向(行方向)に配線し、互いに隣接する 画素(1)における列選択リセットスイッチ(Tェ) 及び列選択スイッチ(Tェ)に対する列選択を共 用するようにしたので、複数の画素(I)がマトリクス状に配到されて構成されるイメーン部(3)の周辺 に配置される企業回路の個数が3つ、即51つの 不平企業回路(3)と2つの最直定業回路(4)及び(4))で済み、消費電力を低減化させることができる。また、それに伴ない済み、減度を向上させ、出立をができる。また、1つの画業(I)に関すさせ、出間 ある 引いに、リセット後、オフセットでリカのみを出力させることができるため、外部メモリカを使用せずに関節にイターン検音を低減化させることができる。

このように、本発明によれば、固定パターン雑音の低減化と共に、消費電力の低減化並びに密度 の向上を同時に図ることができる。

### (実施例)

以下、第1図~第13図を参照しながら本発明の 実施例を説明する。

第1図は、本実施例に係る増幅型固体機像素子、

特に画素の構造がフォトダイオードで発生した先 信号電荷に応じた電位をHOS PET(MOS型電界効 果トランジスタ)のゲートに印加して電波増幅を 行なうタイプの増幅型副体振像素子(A)を示す 回路図である。

この固体機像素子(A)の各種素切は、フェトゲイオード(D)と、失\*NOS FET で構成された 報用トランジスタ(T・1)、水平スイッチングトランジスタ(T・1)及びリセット手段切である 水平リセット用トランジスタ(T・1)及たるで、10 乗変リセット用トランジスタ(T・1)などの機能がある。また、このイメージ部のの問辺には、無度決変のための第 重直路(4)は、NOS FET で構成された垂直スイッチングスタ(T・1)に、NOS FET で構成された垂直スイッチングスタ(T・1)に、NOS FET で構成された垂直スイッチングスタ(T・1)に、NOS FET で構成された垂直スイッチングトランジスタ(T・1)に、NOS FET で構成された垂直スイッチングトランジスタ(T・1)に、NOS FET で構成された垂直スイッチングトランジスタ

(T,)は、垂直方向に延びるビデオライン V L と夫々水平方向に延びる各水平信号線 ( £ 。) の 接続を制御するように設けられている。第2垂直 走査回路(4b)は、各行の垂直リセット用トランジ スタ (Tar) を制御し、水平走査回路(5)は、互い に水平方向に隣接する画素(1)における一方の画素 (I)の水平リセット用トランジスタ (Tax) と他方 の画素(I)の水平スイッチングトランジスタ (Tx) を同時に制御する。そして、第1垂直走査回路 (4a)からの行選択信号 ø V によって例えば m 行が 選択(m行に関する垂直スイッチングトランジス タ (T。) がオン) されているものとすると、水 平走査回路(5)からの列選択信号 # Hに応じて順次 例えばn列,n+1列……が選択され、それに準 じて、図示の例では例えばm行ヵ列。m行ヵ+1 列・・・における画素(1)の出力電流がm行の垂直ス イッチングトランジスタ (T,) を介してビデオ ラインVLに現れるようになされる。

次に、各面素(I)の構成を説明すると、各面素(I) におけるフォトトランジスタ (D) の一端子は、

# 特開平4-880(5)

増幅用トランジスタ(Ta)のゲートに接続され、 フォトダイオード(D)で発生した光信号電荷に 基づく電位が増幅用トランジスタ(T。)のゲー トに印加されるようになされている。また、増幅 用トランジスタ (Ta) には、水平スイッチング トランジスタ (Tx) が直列に接続されると共に、 \*平スイッチングトランジスタ (Tx) のゲート には水平走査回路(5)からの列選択線(ℓ\*)が接 統され、更にこの水平スイッチングトランジスタ (Tx)のドレインは第1垂直走査回路(4a)から の水平信号線 (ℓ。) が接続される。また、フォ トダイオード(D)の一端子は、上記増採用トラ ンジスタ (T:) のほか、水平リセット用トラン ジスタ (Tex) にも接続される。この水平リセッ ト用トランジスタ(Tax)は、直列に接続される 垂直リセット用トランジスタ (Tay) と共にリセ ット手段(2)を構成する。そして、水平リセット用 トランジスタ(Tax)のゲートには、水平走査回 路(5)からの列選択線(£x)が接続される。この 場合の列選択線 (ℓ。) は、上記水平スイッチン

グトランジスタ (T\*) のゲートに接続される列 選択線(ℓ。)が例えば n 列目の列選択線(ℓ。) であれば、n+1列目の列選択線(ℓ<sub>4</sub>)が接続 される。即ち、各列選択線(ℓ\*)には、互いに 職接する蓄素(1)における一方の画素(例えば n 列 目の画素)(1)の水平リセット用トランジスタ(Tax) のゲートと、他方の画素 (例えばn+1列目の画 素)(1)の水平スイッチングトランジスタ (T<sub>\*</sub>) のゲートが接続されて、一方の画素(1)に対する水 平方向のリセット選択と、他方の画素(1)に対する 水平 (列) 選択とが共用となるように構成されて いる。一方、垂直リセット用トランジスタ (Tay) のゲートには、第2季直走査団器 (4b)からのり セット線(ℓ\*)が接続される。尚、増幅用トラ ンジスタ(Tェ)及び垂直リセット用トランジス タ(Tax)の各ドレインには、夫々接地電位Vss 及びリセット電位 Vaが印加される。また、(6)は 出力部を構成する増幅器である。

次に、本例に係る固体操像素子(A)の動作、 特にしまい値電圧Vth等のばらつきに起因するオ

フセット電荷 △ Q を除去して固定パターン雑音を 低液化させる誘出し方法について、第 2 図も参照 しながら説明する。

まず、この固体攝像素子(A)の初期状態にお いて、各画素(I)のフォトダイオード (D) にはり セット手段(2)を介して初期値 V a がセットされて いる。続く受光期間において、入射光によって助 起された電子がフォトダイオード (D) に吸収さ れるため、フォトダイオード(D)の電位が入射 光に応じて減少する。この電位を増幅用トランジ スタ (T.) のゲートに印加する。倘、この固体 摄像素子(A)においては、暗状態で最も出力電 流が大きく、入射光が増すに従って出力電流が減 少する所謂ネガ型の特件を有する。次に、第1番 直走査回路(4a)からの行選択により、例えば血行 の垂直スイッチングトランジスタ (T。) がオン されている状態で (第2図 A参照)、水平走査図 路(5)からの列選択により、例えばn-1列を選択 する (第2図C参照)。この列選択は、1次選択 φ H <sub>\*-1</sub>[1] と 2 次選択 φ H <sub>\*-1</sub>[2] とに分けら れ、1次選択 ø 月 ... (1) は、その選択期間 T ... が短かく、2次選択 ø H ... [2] はその選択期間 T\*\*が上記1次選択の選択期間T\*\*よりも長く設 定される。そして、最初の1次選択 ø H n. . [1] で n - 1 列目の 画素(1)の読出しと共に、 n - 2 列 目の画素(1)に対しリセットを行なう。尚、このm 行選択時、例えば上紀第1垂直走査回路(4a)から のm行の画素(1)に対する選択信号 も V。と同時に、 第2 垂直走査回路(4b)からもm行に関する垂直リ セット用トランジスタ (Too) に対し、リセット 線(ℓェ)を介して垂直リセット信号 ∮ Vェッを出 力している (第2図B参照) ため、この1次選択 ø H a- 1[1] によって、n - 2 列目の水平リセッ F用トランジスタ(Tax)が選択され、m行n-2 列目の画素(I)におけるフォトダイオード (D) が初期値V』にリセットされる。

そして、次の2 次選択 é H ...[2] で実質的な m行n - 1 列目の商素(1)の統出しを行なう。また、 この2 次選択 é H ...[2] の期間 T ...内において、 次のm行n 列目の商業(1)に関する1 次選択 é H ...

## 特開平4-880(6)

[1] が行なわれる (第2図D参照)。このm行 n 列目の画要(1)に対する1次選択 e H。[1]は、 m行n-1列目の画素(I)に対するリセットをも差 ねる。即ち、第2図Fに示すように、上紀m行り - 1 列目の画素(1)に対する2次選択 o H a-1(2)・ は、このm行 n 列目の画書(1)に対する1次選択 ø H。[1]により、その期間Tazが3分割され たかたちとなる。従って、最初の期間丁」で光信 号雪積 Q .... にしきい値電圧 V th等のばらつきに 起因するオフセット電荷△Q..., が加えられた電 荷Q<sub>n-1</sub>+ΔQ<sub>n-1</sub> に応じた信号SO<sub>n-1</sub> が垂直 スイッチングトランジスタ (T。) を介してビデ オラインVLに信号すVLとして現われる。次の 期間下。では、m行 n列目の資素(1)に対する統出 しとm行 n-1列目の画素(1)に対するリセットが 行なわれ、m行 n 列目の画書(1)に関する光信号電 荷Q。にそのオフセット電荷 ΔQ。とn-1列の 画素(1)に関するオフセット電荷△Q.-., が加えら れた電荷Q。+ ΔQ。+ ΔQ。- ι に応じた信号SO。 + 0 ... がビデオラインVLに現われる。そして、 次の期間T,でm行n-1列目の画素(1)のオフセ ット電荷△Q。... に応じた信号〇。... がビデオラ インVLに現われる。即ち、m行n-1列目の画 素(1)に関しては、その前の期間T。 でフォトダイ オード (D) がりセットされていることから、フ ォトダイオード (D) に光信号電荷の蓄積の無い 状態で再び信号が読出されることとなり、ビデオ ラインV Lにオフセット電荷 Δ Q ..., のみの信号 O... が現われる。そして、後段の信号処理関路 において、上記信号SO \*.., とO \*.., の差(SO \*.., -On-1)をとり、オフセット分の無い信号Sn-1 を得る。そして、次のm行n列目に関する画素(1) の統出しは、n列目の2次選択 # H . [2] とn +1 期目の1次選択 6 円 ... (1) により行なわれ る (第2図E参照)。ここで上記信号SO ... と O ... の巻をとる回路としては、例えば美動増幅 器を主体とした回路構成が採用でき、図示の例で は、棚えば信号SО... の出力時、スイッチS: をオン(スイッチS:をオフ)にして、コンデン サ C: に該信号 S O a - : を蓄積し、次の信号 O a - :

上述の如く、本例によれば、信号線(ま.)を 水 末 方向 (行方向) に配線し、互いに隣接する例 水は n - 1 列目の画素(1)における水平リセット別 トランジスタ (T.,)に対する選択線とn列目の 画素(1)における水平スイッチングトランジスタ (T.)に対する選択線とを1 本の列選択線(ま.) で共用するようにしたので、イメージ部のの周辺 に配置される走差国際の個数が収来よりも少ない。
3つ、関ち1つの水平走室国際(3)と2つの水平走 を製陶(4)及び(4)ですみ、価質引入を活象化させることができる。また、それに作ない画素(1)の関ロ料を左右する配制の本数も3 本で済み、歴度を削止させることができる。また、各1つの副業出し(フレーム統出し)や2 画素同時統出し(フレールを出し)は5 ちろんのこと、電子シャックーの概能を も持たせることができ、続出しに関する自由情を向止させることができる。

また、1 つの需要的に関する統出し期間、特に 2 次選収期間下。そ次の商業的に関する1 次選収 期間下。で3 分削にし、上記2 次選収期間下。の うち、最初の期間下。でオフセット分を加えたは 号を出力し、次いて最後の期間下。でオフセット 分のみの信号を出力して、これら何の差をとる ようにしたの、外部メモリ等を使用すずに固定 パターン雑音を低減化させることができる。

このように、本例によれば、固定パターン雑音

### 特開平4-880(7)

の低減化と共に、消費電力の低減化並びに感度の 向上を同時に図ることができる。

ところで、上記のように、オフセット分を除去して間定パターン雑音を低域化させる鉄出しには、 第2回C〜Eに示すように、水平走変額路向から の1次選択低等4月[1]と2次選択信号4月[2] が必要である。

次に、この1次選択信号 e H [1]の出力と2次選択信号 e H [2]の出力を可能にする回路例を第3図~第6図に基いて説明する。

第3 図は、論理積(AND) 図路(11)と論理和 (OR) 図路(12)を用いて上記1次選択信号 # H [1] と2次選択信号 # H [2] を得るようにした水平 歩変回路(5s)を示す図路例である。

この水平走楽園客(5)は、シフトレジスタ(13) とロジックゲート部(14)から成り、上記AN D回 絡(11)と OR 回路(12)は、ロシックゲート部(14) に形成される。即ち、図示の例ではシフトレジス タ(13)からの選択D音、例えば 4 S・・・と外部か ものクロックパルス4 Rが根接きれるAN D回路 (||1 -- ||) と、該AND回路(||1 -- ||) からの出力信号 ψS。とシフトレジスタ(13)からの別の選択信号、 例えば ø S 。が供給される O R 回路 (12n) がロジ ックゲート郎(14)に形成される。ぞして、第4回 に示すように、シフトレジスタ(13)から選択信号 φ S ₂ − ₁ , φ S ₂ , φ S ₂ ∙ ₁ ・・・・ を順次出力させ(第 4 図 A ~ C 参照)、また、外部からのクロックパ ルス # Rとして、選択信号 # S---, # S--, # S---...の各出力期間内に夫々1つのパルスが存在す るような出力タイミングを有するクロックパルス ◆Rとすれば(第4図D参照)、例えば選択信号 ♦Sa-1 とクロックパルス ♦ Rが供給される AN D回路(11a-1)からは、第4図Bに示すように、 クロックパルス e Rのうち、選択信号 e Sa-1 に 対応するパルス ø R a - a のみが出力され、O R 回 路(12m) からは、AND回路(11a-+)からの出力 信号 ø S。(= ø R。- 』)と選択信号 ø S。とが合 成された信号 ø S。が出力される。このOR函路 (12a) からの出力信号 oS。は、n列に関する列 選択信号#H。として用いられ、最初の立上がり

信号 ø H。[1] が 1 次選択信号、次の立上がり 信号 ø H。[2] が 2 次選択信号となる。次に、 選択信号 oS。とクロックパルス oRが供給され るAND回路(11m) からは、クロックパルス oR のうち、選択信号 oS。に対応するパルス oR。 のみが出力され(第4図G参照)、OR回路(12a-a) からは、第4図Hに示すように、AND回路(11a) からの出力信号 #Sa(=#Ra)と選択信号 #Sasa とが合成された信号 🗸 S。、即ちn+1列に関す る 1 次選択信号 ø H a., [1] と 2 次選択信号 ø H a., [2]を出力する。このとき、n+1列に関する 1次選択信号 ø H a. . [1] は、n列に関する2次 選択信号 ø H。[2]の出力期間内に出力され、 第2回D及びEに示す列選択信号 # Ha. # Ha.s と同様の出力タイミングを有する出力信号を得る。 尚、水平走査回路(5a)からの列選択信号、例えば øSm. øSm·i とクロックパルスøRの論理式 で示すと次式

# H n . 1 = # S n × # R + # S n . 1 . . . . (1)

となる.

次に、第5回に示す水平走臺回路(5b)は、NOR回路(15)を利用して上記1次選択信号をH[1] と2次選択信号をH[2]を得るようにしたものである。

この水平走査回路(55)は、シフトレジスタ(13)からの選股信号、例えばくる。をNO丁間路(15n)にて反転させた信号する。と外部からの反転クロックバルス。下が供給される第1のNOR図路(15n)からの出力保守する。。とシフトレジスタ(13)からの別の選択信号。)と、この第2のNOR回路(15h。)と、この第2のNOR回路(15h。)と、この第2のNOR回路(15h。)と、この第2のNOR回路(15h。)と、この第2のNO下回路(15h。)と、この第2のNO下回路(15h。)と、このアロ路(15h。)があいる。このNO丁回路(17n。)がロックゲート部(10)と形成されてなる。このNO丁回路(17n。)がロックゲート部(10)と形成されてなる。このNO丁回路(17n。)がありまた。

脚ち、説明の簡略化のために論理式で示すと、

### 特開平4-880(8)

◆Sa.1+(◆Sa.×◆R) ....(4) となり、上式(1)と同じになる。このことから、こ の水平走査回路(55)から出力される情号◆H。.1 お観2関尺で示す性号となる。

次に、第6図に示す水平走査回路(5c)は、WAMD 回路(18)を利用して上記1次選択信号 # H [1] と2次選択信号 # H [2]を得るようにしたもの である。

この水平走変四路(5c)は、シフトレジスタ(13) からの選択信号、例えばすS。と外部からのクロ ックパルスすRが供給される第1のMAND回路(18an) と、該第1のMAND回路(18an)からの出力信号すS。。。 とシフトレジスタ(13)からの脳の選択信長、例え ば # S... をNOT国際(19...) で反転させた信号 # S... が供給される第2の9889回題(198...) か モロジックゲート部(14)に取扱してなる。この第 2の8889回路(188...) からは、1 次選択信号 # H ...(11) と2 次選択信号 # H...(2) で構成された n + 1 列に関する列選択信号 # H... が出力される。

即ち、上記と同様に論理式で示すと、第1の NAND翻路(18an)からの出力は、次式

**∮** S <sub>\*\*!</sub> − <del>∮</del> S <sub>\*</sub> × ∮ R .... (5) となり、第 2 の NAND 回路 (18b \* ...) からの出力は、 か式

レジスタ(13)とロジックゲート部(14)間及び水平

走査回路(5c)の出力側に設けるようにしてもよい。 第6図ではかっこ書きにて示す。

このように、第3図~第6図でデオド半生素関係(5m)~(5c)によれて、一次選択信号を月1 [1] と2次選択信号を月1 [2] で構成される列選択信号・月1 [3] サッHを容易に得ることができ、第1図でデオネ 例に係る関体揮催業子(A)における画業の執出 し、特に外部ノモリ等を使用せずに関係パターン 解音を振捩せしめる鉄出しに寄与させることがで きる。

上記度整例は、増幅用トランソスタ (TT.) 及 びりもっト手段2000電源電圧として夫々接地電位 V=3及びりセット電位Va を用いたが、共進の電 源電圧 Vddを用いるようにしてもよい。また、リ セット手段20を1つのリセット用トランジスタで 精成し、画素(1)に対するリセットを行単位に行な うようにしてもよい。この場合の固体接触素ラーの 構成、特にその画素の構成並びに重直スペラテン グトランジスタ、水平スイッキングトランジスタ 交出分前の標本を等値的に素すと無す図に示す ような等値回路図になる。この図において、(T<sub>\*</sub>) はリセット用トランジスタ、 (T<sub>\*</sub>)及び (T<sub>\*</sub>) は夫ゃ水平及び垂直スイッチングトランジスタを 示す。(21)は出力部を構成するOPアンプである。

この間体操像素子(B)は、上配第1図で示す 固体摄像素子(A)と同様に、ビデオラインVL に流れる出力電流!が暗時に最も多いため、固体 摄像素子(B)のダイナミックレンジを最大にし ようとすると、OPアンプ(21)のA占の雪付を 0 Vに折づける必要がある。ところが、上記 OPァ ンプ(21)が図示の如く、反転増幅回路の構成をと る場合、確かにA点はイマジナルショートの原理 により 0 V になるが、出力電圧 V 。。 は、帰道抵 抗R。による電位降下により負雲圧になり、後段 での信号処理が不利になる。また、暗時に最も出 力電流1が多く流れることから、出力電圧 V。\*\* は第8図の曲線1に示すように、暗時において最 も負に振れることになる。従って、OPアンプ (21)のゲインを向上させる目的で帰還抵抗R,の 抵抗値を変えると曲線Ⅱで示すように、暗時、即

特開平4-880(9)

50レベルの出力電圧V。が大きく変動し、それ に伴ない後後の信号处理系で改造等が必要になり、 非常に使いにくい。また、OPアンプ(21)を第9 図に示すように、非反転増機回路の構成を振った 場合、A点の電位がVadとなり、出力電圧V。、 は、接週低版で、による電圧上界によりVadより 大きなる。この場合も後段での信号処理が不利 になる。

そごで本例では、第10回に示すように、OPア 少で(21)を反転情機関路の構成とし、A点とCN D間に一定の電波をCNDに高とす定電波器(22) を整置して構成する、この定電波器(22)は、その 電波値を呻吟の電波値1。に設定してなる。逆 って、暗時においては、固体振進業子(3)から の出力度と1。か全で定電波器(22)を介してON Dに落とされる大分、出力電圧V:・、はOVとな 素子(B)からの出力電波1が使かすると、帰還 鑑試下、には第1回の場合とは定の方向に電波が 製成れ、その電波値は

ところで、上記の例は、全画素読出し(フレー ム読出し)を行なった場合を示したが、その他の 例として2画素同時読出し(フィールド読出し) を行なう場合は、暗時の出力電波がフレーム読出 しの場合のほぼ2倍になるため、第10図で示す四 路構成では不充分である。そこで第13回に示すよ うに、帰還抵抗R。と並列にダイオード(23)を接 統して構成すればよい。この構成によれば、暗時 において、その出力電波2!。のうち、1。は定 雷波液(22)を介してGNDに落ち、残りの 1。 は ダイオード(23)を介して出力側へ流れる。このと き、ダイオード(23)の抵抗値はほとんど無視でき る程度に小さいため、出力電圧 Vaca はほぼ 0 V となる。そして、このほぼ0Vとなる期間は、出 力電流Ⅰが1。≤1≤21。の期間である。一方、 出力電流[が[<[。となったとき、今度は[εೕ - I。- Iなる電波が出力倒からA点側に向かっ て帰還抵抗R。を介して流れるため、この帰還抵 抗R。において電圧上昇が生じ、入射光量の増加

に存なって出力電圧Vossも増加する。このよう

### I m r = I o - I

となり、この帰還抵抗R,において電圧上昇が生 じる。その結果、第11図の曲線「に示すように、 人射光量の増加に伴なって出力電圧 V \*\*・・・も増加 し、入射光量一出力電圧特性は、暗時の 0 V を基 地に右上がりの曲線を描く。

この例によれば、時時の出力電圧V \*\*\* を0 V に固定できると共に、人材光度の増加に伴なって 力電圧V・\*\* を正(+) 解題もすことができ るため、例えば第12回Aに示すような出力電波1 が入力されている場合、第12回Dに示すような出力電路2 対電圧V・\*\* を得ることができ、その後の信号処 期間1は時時、期間1は後出し期間を示す。また、 ひPアンプ(21)のゲインを向上させる目的で停道 拡大の、の低抗値を変えたとしても、第11回の曲 線1に示すように、暗時(0 レベル)の出力電圧 V \*\*\* は0 Vに固定されているため、後段の信号 処理系の回路構成等が簡単になり、非常に使い路 位なる。

に、フィールド鉄出しの場合も第11回の特性曲線 の如く、解特のロVを基準に右上がりの曲線を指 くこととなるため、その後の信号処理が非常に配 便となる。この四路構成は、フレー上鉄出しの場 合にも適用させることができる。また、第10回及 び第13回に示す回路構成は、第1回で示す回体揮 像素子(A)にも適用させることができる。

#### (発明の効果)

本発見に係る関体策能素子によれば、外部シモ リ等を使用せずに固定パターン報音・ 値電圧 いい等のばらつきに起因するオフセットを 除 去して上配間定パターン雑音を低減化させるこ とができると共に、感度の向上並びに稍養電力の 低減化をも図ることができる。 図面の簡単な説明

第1図は本実施例に係る増相型圏体摄像素子を 示す回路図、第2図はその読出し動作の一例を示 す被形図、第3図は水平走査回路の一例を示す回 路図、第4図はその動作の一例を示す破形図、第


## 特開平 4-880(10)

5 回は水平走査回路の変形例を示す回路図、第6 図は水平走査回路の他の変形例を示す回路図、第 7 図は他の実施例の説明に供する固体機像素子の 一例を示す等価回路図、第8図はその入射光量に 対する出力電圧の変化を示す特性図、第9図は他 の実施例の説明に供する固体摄像素子の他の例を 示す等価回路図、第10回は他の実施例に係る出力 部の一例を示す等価回路図、第11図はその入射光 量に対する出力電圧の変化を示す特性図、第12図 はその出力電波に対する出力電圧の出力状態を示 す被形図、第13図は他の実施例に係る出力部の他 の例を示す等価回路図、第14回は従来例に係る固 体機像素子を示す回路図、第15回はその銃出し動 作の一例を示す波形図、第16図は従来例に係る固 体播像素子を示す回路図、第17図はその統出し動 作の一例を示す液形図、第18図は他の従来例に係 る固体機像素子を示す回路図である。


(A) は簡体指像素子、(i)は画素、(2)はリセット手段、(3)はイメージ部、(4a)は第1 垂直走査局器、(4b)は栗2 垂直走査同路、(5)は水平走査回路。


個は増幅器、(Dは 差動増幅器、(D) は フェトダ オオード、(T.) は 増幅用トランジスタ、(T.) は水平スイッチングトランジスタ、(T.) 平リセット用トランジスタ、(T.) は最低りセット用トランジスタ、(T.) は発信号線、(£.) は外間である。(た.) は外間である。(た.) は外間である。(た.) は外間である。(た.) は外間である。(た.)


代理人 松陽秀盛




特開平4-880 (11)











水平走査回路の動作の一例と示す波形図 第 4 図


特開平 4-880 (12)




他の実施例の説明に供する国体操像素子の他の例を示す半個国路図 第 9 図


# 特開平 4-880 (13)







特開平 4-880 (14)



従来例に係る国体機像素子2ホ7回路区

